3,260
edits
Changes
m
no edit summary
|J1.71||XADC_AGND||FPGA.GNDADC_0||J10||||||||
|-
|J1.73||PS_MIO33_501PS_MIO45_501 ||CPU.PS_MIO33_501PS_MIO45_501||D15B15||||||||
|-
|J1.75||PS_MIO32_501PS_MIO44_501||CPU.PS_MIO32_501PS_MIO44_501||A14F13||||||||
|-
|J1.77||PS_MIO31_501PS_MIO43_501||CPU.PS_MIO31_501PS_MIO43_501||E16A9||||||||
|-
|J1.79||PS_MIO30_501PS_MIO42_501||CPU.PS_MIO30_501PS_MIO42_501||C15E12||||||||
|-
|J1.81||PS_MIO29_501PS_MIO41_501||CPU.PS_MIO29_501PS_MIO41_501||C13C17||||||||
|-
|J1.83||DGND||DGND||n.a.||||||||
|-
|J1.85||PS_MIO28_501PS_MIO40_501||CPU.PS_MIO28_501PS_MIO40_501||C16D14||||||||
|-
|J1.87||ETH_MDIO||CPU.PS_MIO53_501<br>LAN.MDIO||C11<br>37||||||||
|-
|J1.89||ETH_MDC||CPU.PS_MIO12_501<br>LAN.MDC||C10<br>36||||||||
|-
|J1.91||ETH_LED1||LAN.LED1 / PME_N1||17||||||||
|J1.105||ETH_TXRX0_P||LAN.TXRXP_A||2||||||||
|-
|J1.107||DVDDH||LAN.DVDDH||1716<br>34<br>3940||||||||
|-
|J1.109||N.C.||Not Connected||n.a.||||||||
|J1.131||NAND_BUSY||CPU.PS_MIO14_500||C5||||||||
|-
|J1.133||PS_MIO15_500||CPU.PS_MIO15_500<br>WDT.WDI||C8<br>1||||||||
|-
|J1.135||N.C.||Not Connected||n.a.||||||||
|J1.74||IO_0_35||FPGA.IO_0_35||G14||||||||
|-
|J1.76||PS_MIO39_501N.C.||CPU.PS_MIO39_501Not Connected||C18n.a.||||||||
|-
|J1.78||PS_MIO38_501N.C.||CPU.PS_MIO38_501Not Connected||E13n.a.||||||||
|-
|J1.80||PS_MIO37_501PS_MIO49_501||CPU.PS_MIO37_501PS_MIO49_501||A10C12||||||||
|-
|J1.82||PS_MIO36_501PS_MIO48_501||CPU.PS_MIO36_501PS_MIO48_501||A11B12||||||||
|-
|J1.84||PS_MIO35_501PS_MIO47_501||CPU.PS_MIO35_501PS_MIO47_501||F12B14||||||||
|-
|J1.86||DGND||DGND||n.a.||||||||
|-
|J1.88||PS_MIO34_501PS_MIO46_501||CPU.PS_MIO34_501PS_MIO46_501||A12D16||||||||
|-
|J1.90||ETH_INTN||LAN.INT_N / PME_N2||38||||||||
|J1.118||DGND||DGND||n.a.||||||||
|-
|J1.120||SPI0_CS0N||CPU.PS_MIO1_500<br>NOR.CS#||A7<br>C2||||||||
|-
|J1.122||NAND_CS0/SPI0_CS1||CPU.PS_MIO0_500<br>NAND.~CE||E6<br>9||||||||
|-
|J1.124||NAND_IO3||CPU.PS_MIO13_500<br>NAND.I/O3||E8<br>32||||||||
|-
|J1.126||NAND_IO4||CPU.PS_MIO9_500<br>NAND.I/O4||B5<br>41||||||||
|-
|J1.128||NAND_IO5||CPU.PS_MIO10_500<br>NAND.I/O5||E9<br>42||||||||
|-
|J1.130||DGND||DGND||n.a.||||||||
|-
|J1.132||NAND_IO6||CPU.PS_MIO11_500<br>NAND.I/O6||C6<br>43||||||||
|-
|J1.134||NAND_IO7||CPU.PS_MIO12_500<br>NAND.I/O7||D9<br>44||||||||
|-
|J1.136||NAND_RD_B/VCFG1||CPU.PS_MIO8_500<br>NAND.~RE||D5<br>8||||||||
|-
|J1.138||NAND_CLE/VCFG0||CPU.PS_MIO7_500<br>NAND.CLE||D8<br>16||||||||
|-
|J1.140||DGND||DGND||n.a.||||||||
|J2.91||N.C.||Not Connected||n.a.||||||||
|-
|J2.93||N.C.RTC_32KHZ||Not ConnectedRTC.32KHZ||n.a.1||||||||
|-
|J2.95||N.C.RTC_RST||Not ConnectedRTC.~RST ||n.a.4||||||||
|-
|J2.97||XADC_VN_R||FPGA.VN_0||L10||||||||
|J2.101||N.C.||Not Connected||n.a.||||||||
|-
|J2.103||N.C.CONN_SPI_RSTn||Not ConnectedNOR.~RESET/RFU ||n.a.A4||||||||
|-
|J2.105||CAN_L||CAN.L||6||||||||
|J2.102||DGND||DGND||n.a.||||||||
|-
|J2.104||IO_OTG_RESETNPS_MIO50_501||FPGACPU.IO_25_34PS_MIO50_501<br>USBOTG.RESETB||T19B13<br>22||||||||
|-
|J2.106||IO_ETH0_RESETNPS_MIO51_501||FPGACPU.IO_0_34PS_MIO51_501<br>ETHPHY1GB.RESET_N||R19B9<br>42||||||||
|-
|J2.108||BOARD_PGOOD||nPSUSWITCHFPGABANK13.aON<br>PSUSWITCHFPGABANK35.ON<br>PSUSWITCHFPGABANK500/34.ON<br>PSUSWITCHFPGABANK501.ON<br>DDRVREFREGULATOR.PGOOD||n.a.3<br>3<br>3<br>3<br>9||||||||
|-
|J2.110||1.0V_ENACB_PWR_GOOD ||n.a1V0REGULATOR.ENABLE ||n.a.||||||||
|-
|J2.112||SYS_RSTN||CPU.PS_SRST_B_501<br>MTR.~RST||B10<br>5||||||||
|-
|J2.114||PORSTN||CPU.PS_POR_B_500||C7||||||||
